

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-054038

(43)Date of publication of application : 26.02.1999

(51)Int.Cl.

H01J 9/39

H01J 9/02

H01J 31/12

(21)Application number : 09-210306

(71)Applicant : CANON INC

(22)Date of filing : 05.08.1997



(72)Inventor : ARAI YOSHITAKA  
YAMANOBE MASATO

## (54) ELECTRON EMITTING ELEMENT, ELECTRON SURFACE AND MANUFACTURE OF PICTURE FORMING DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method which is applicable to an electron source of a picture forming device to form an high grade picture and realizes uniform electron emitting characteristics for a long time.

SOLUTION: In a manufacturing method of an electron emitting element which has a forming processing to form an electron emitting part 5 on conductive film 4 spanned between element electrodes 2, 3 on a base substance 1 and an activation process applying the voltage between the element electrodes 2, 3 under the atmosphere where an organic substance is present, a plasma cleaning process, which is carried out by applying a voltage between an electron emitting element and an anode electrode arranged in an airtight container to generate plasma, is carried out in either one or more of such periods as, before or after the forming process, or after an activating process.



## LEGAL STATUS

[Date of request for examination] 18.09.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than withdrawal the examiner's decision of rejection or application converted registration]

[Date of final disposal for application] 27.11.2003

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-54038

(43) 公開日 平成11年(1999) 2月26日

(51) Int.Cl.<sup>8</sup>

識別記号

F I

H 0 1 J 9/39

H 0 1 J 9/39

A

9/02

9/02

E

31/12

31/12

C

審査請求 未請求 請求項の数8 O L (全 22 頁)

(21) 出願番号 特願平9-210306

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(22) 出願日 平成9年(1997) 8月5日

(72) 発明者 荒井 由高

東京都大田区下丸子3丁目30番2号 キヤ  
ノン株式会社内

(73) 発明者 山野辺 正人

東京都大田区下丸子3丁目30番2号 キヤ  
ノン株式会社内



(74) 代理人 弁理士 渡辺 敬介 (外1名)

(54) 【発明の名称】 電子放出素子、電子源及び画像形成装置の製造方法

(57) 【要約】

【課題】 高品位な画像を形成し得る画像形成装置の電子ビーム源として応用される、均一な電子放出特性を長時間実現する電子放出素子の製造方法を提供する。

【解決手段】 基体1上の素子電極2、3間に跨がる導電性膜4に電子放出部5を形成するフォーミング工程、有機物質が存在する雰囲気下で素子電極2、3間に電圧を印加する活性化工程を有する電子放出素子の製造方法において、気密容器内に配した電子放出素子とアノード電極との間に電圧を印加してプラズマを発生させて行うプラズマ洗浄工程を、フォーミング工程の前若しくは後、活性化工程の後、のいずれか一以上の期間に行うことを特徴とする。



## 【特許請求の範囲】

【請求項1】 基体上に形成された一対の素子電極と、該素子電極に接続された、電子放出部を含む導電性膜とを有する電子放出素子の製造方法であって、

(a) 基体上に上記素子電極と導電性膜を形成する工程

(b) 上記導電性膜に電子放出部を形成するフォーミング工程

(c) 有機物質が存在する雰囲気下で、上記一対の素子電極間に電圧を印加する活性化工程

を少なくとも有する電子放出素子の製造方法において、アノード電極の設置された気密容器内に上記電子放出素子を設置し、該気密容器内にガスを導入し、該電子放出素子とアノード電極間に電圧を印加してプラズマを発生させた後、気密容器内を排気する、プラズマ洗浄工程を、上記工程(b)の前、工程(b)と工程(c)の間、工程(c)の後、のいずれか以上の期間に行うことを特徴とする、電子放出素子の製造方法。

【請求項2】 前記プラズマ洗浄工程において気密容器内に導入されるガスは、He, Ne, H<sub>2</sub>より選ばれた1種以上のガスであることを特徴とする、請求項1に記載の電子放出素子の製造方法。

【請求項3】 前記プラズマ洗浄工程が、前記工程

(c)の後に電子放出素子あるいは電子放出素子と気密容器及びその内部に設置された部材を加熱しながら行うことを特徴とする、請求項1又は2に記載の電子放出素子の製造方法。

【請求項4】 前記プラズマ洗浄工程が、前記工程

(c)の前後にそれぞれ行われることを特徴とする、請求項1～3のいずれかに記載の電子放出素子の製造方法。

【請求項5】 前記プラズマ洗浄工程において電子放出素子とアノード電極間に印加される電圧が、100V～10kVの直流電圧であることを特徴とする、請求項1～4のいずれかに記載の電子放出素子の製造方法。

【請求項6】 前記プラズマ洗浄工程において電子放出素子とアノード電極間に印加される電圧が、周波数10MHz～3GHzであることを特徴とする、請求項1～4のいずれかに記載の電子放出素子の製造方法。

【請求項7】 基体上に、一対の素子電極と、該素子電極に接続された、電子放出部を含む導電性膜とを有する電子放出素子を複数配置し、該複数の電子放出素子に接続された配線を有してなる電子源の製造方法において、請求項1～6のいずれかに記載の電子放出素子の製造方法を適用することを特徴とする、電子源の製造方法。

【請求項8】 基体上に、一対の素子電極と、該素子電極に接続された、電子放出部を含む導電性膜とを有する電子放出素子を複数配置し、該複数の電子放出素子に接続された配線を有してなる電子源と、該電子源から放出された電子ビームの照射により発光して画像を形成する画像形成部材とを、気密容器内に有してなる画像形成装

置の製造方法において、請求項1～6のいずれかに記載の電子放出素子の製造方法を適用することを特徴とする、画像形成装置の製造方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、電子放出素子、該電子放出素子を複数個配置してなる電子源、該電子源を用いて構成した表示装置や露光装置等の画像形成装置の製造方法に関する。

【0002】

【従来の技術】従来、電子放出素子には大別して熱電子放出素子と冷陰極電子放出素子の2種類が知られている。冷陰極電子放出素子には電界放出型(以下、「FE型」と称す。)、金属/絶縁層/金属型(以下、「MIM型」と称す。))や表面伝導型電子放出素子等がある。

【0003】FE型の例としては、W. P. Dyke and W. W. Dolan, "Field Emission", Advance in Electron Physics, 8, 89 (1956)あるいはC. A. Spindt, "Physical Properties of thin-film field emission cathodes with molybdenum cones", J. Appl. Phys., 47, 5248 (1976)等に開示されたものが知られている。

【0004】MIM型の例としては、C. A. Mead, "Operation of Tunnel-Emission Devices", J. Appl. Phys., 32, 646 (1961)等に開示されたものが知られている。

【0005】表面伝導型電子放出素子の例としては、M. I. Elinson, Radio Eng. Electron Phys., 10, 1290 (1965)等に開示されたものがある。

【0006】表面伝導型電子放出素子は、基体上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子の典型的な構成例としては、基体上に設けた一対の素子電極間を連絡する電子放出部形成用導電性膜に、予めフォーミングと呼ばれる通電処理とその後の活性化処理によって、電子放出部を形成したものが挙げられる。

【0007】フォーミングとは、前記電子放出部形成用薄膜の両端に電圧を印加通電し、電子放出部形成用薄膜を局所的に破壊、変形もしくは変質せしめ、電氣的に高抵抗な状態にした亀裂を形成する処理である。

【0008】活性化処理とは、有機化合物を有する真空雰囲気下において前記電子放出部形成用薄膜の両端に電圧を印加通電し、前記亀裂近傍に炭素被膜を形成する処理である。尚、電子放出は、その亀裂付近から行われ

る。

【0009】上述の表面伝導型電子放出素子は、構造が単純で製造も容易であることから、大面積に亘って多数素子を配列形成できる利点がある。そこで、この特徴を活かすための種々の応用が研究されている。例えば、荷電ビーム源、表示装置等の画像形成装置への利用が挙げられる。

【0010】多数の表面伝導型電子放出素子を配列形成した例としては、並列に表面伝導型電子放出素子を配列し、個々の素子の両端を配線にて夫々結線した行を多数行配列した電子源が挙げられる（例えば、本出願人の特開平1-031332号公報）。

【0011】また、特に表示装置等の画像形成装置においては、近年、液晶を用いた平板型表示装置が、CRTに替わって普及してきたが、自発光型でないため、バックライト等を持たなければならない等の問題点があり、自発光型の表示装置の開発が望まれてきた。表面伝導型電子放出素子を多数配置した電子源と、この電子源からより放出された電子によって可視光を発光せしめる蛍光体とを組み合わせた表示装置である画像形成装置は、大画面の装置でも比較的容易に製造でき、かつ表示品位の優れた自発光型表示装置である（例えば、本出願人のアメリカ特許第5066883号明細書）。

【0012】

【発明が解決しようとする課題】さて、上記のような応用に用いられる表面伝導型電子放出素子は、実用的な印加電圧に対して良好な電子放出特性を有し、長時間にわたってその特性を保持し続けることが必要である。また、これら表面伝導型電子放出素子を複数個用いて画像形成装置の電子源として使用する場合には、各素子が一樣な電子放出特性を有し、かつその特性を一樣に保持し続けることが必要である。

【0013】しかしながら、本発明者等による観察によれば、表面伝導型電子放出素子を多数配置した電子源、および電子源より放出された電子によって可視光を発光せしめることで作製される画像形成装置では、蛍光体を発光せしめるのに十分な放出電子数を長時間確保できない場合があり、更なる改良が必要であることがわかった。すなわち、表面伝導型電子放出素子に電圧を印加して駆動し、蛍光体を発光せしめる放出電流の初期値が半分になるまでの時間を半減時間と定義すると、従来の素子では図17に示すように半減時間が数十時間と短い場合がある。

【0014】本発明者等は、かかる原因を追求すべく鋭意研究を重ねた結果、表面伝導型電子放出素子に電圧を印加して駆動し、電子放出を行うと、素子を設置した容器内に $H_2$ 、 $O$ 、 $O_2$ 、 $CH_4$ 、 $CO$ （または $N_2$ ）などのガス分子が増加することが認められている。そこで、本発明者等は、素子を駆動することにより系内の雰囲気

数が経時的に減少するもの、と考えている。具体的には、表面伝導型電子放出素子に印加する電圧のために素子近傍の温度が上昇し、導電性膜、素子電極および両者を形成する基体上に予め吸着されていた分子が脱離すること、および、表面伝導型電子放出素子から放出された電子が蛍光体等に衝突する際に、蛍光体等に予め吸着されていた分子が脱離すること、により素子を有する系内に発生した分子ないしイオンが、表面伝導型電子放出素子の電子放出に寄与する部分を破壊もしくは変質せしめて、電子放出特性の著しい劣化を促すと考えている。

【0015】このような電子放出特性の劣化を防ぐためには、導電性膜、素子電極、および両者を形成する基体、または、放出電子が照射される蛍光体等、に吸着された $H_2$ 、 $O$ 、 $O_2$ 、炭化水素等の分子を予め取り除く必要がある。これら汚染物質を除去する手段として、真空中で表面伝導型電子放出素子等を加熱する方法（ベーキング）が用いられる。しかしながら、これら汚染物質である $H_2$ 、 $O$ 、 $O_2$ 、炭化水素などの分子を熱エネルギーのみによって短時間で脱離せしめるためには、かなりの高温が必要であり、そのような温度では素子自身が変質する恐れがある。

【0016】本発明は上記問題を鑑み、電子放出特性を長時間維持し得る表面伝導型電子放出素子の製造方法、さらにそれを用いた電子源および画像形成装置を提供するものである。

【0017】

【課題を解決するための手段】本発明は、上述した課題を解決するために鋭意検討を行って成されたものであり、以下の構成を有する。

【0018】すなわち、本発明の第1は、基体上に形成された一対の素子電極と、該素子電極に接続された、電子放出部を含む導電性膜とを有する電子放出素子の製造方法であって、

(a) 基体上に上記素子電極と導電性膜を形成する工程

(b) 上記導電性膜に電子放出部を形成するフォーミング工程

(c) 有機物質が存在する雰囲気下で、上記一対の素子電極間に電圧を印加する活性化工程

を少なくとも有する電子放出素子の製造方法において、アノード電極の設置された気密容器内に上記電子放出素子を設置し、該気密容器内にガスを導入し、該電子放出素子とアノード電極間に電圧を印加してプラズマを発生させた後、気密容器内を排気する、プラズマ洗浄工程を、上記工程(b)の前、工程(b)と工程(c)の間、工程(c)の後、のいずれか一以上の期間に行うことを特徴とする、電子放出素子の製造方法に関する。

【0019】上記本発明第1の電子放出素子の製造方法は、さらにその特徴として、「前記プラズマ洗浄工程において気密容器内に導入されるガスは、 $He$ 、 $Ne$ 、 $H_2$ より選ばれた1種以上のガスである」こと、「前記プ

ラズマ洗浄工程が、前記工程(c)の後に電子放出素子あるいは電子放出素子と気密容器及びその内部に設置された部材を加熱しながら行う」こと、「前記プラズマ洗浄工程が、前記工程(c)の前後にそれぞれ行われる」こと、「前記プラズマ洗浄工程において電子放出素子とアノード電極間に印加される電圧が、100V～10kVの直流電圧である」こと、「前記プラズマ洗浄工程において電子放出素子とアノード電極間に印加される電圧が、周波数10MHz～3GHzである」こと、をも含むものである。

【0020】また、本発明の第2は、基体上に、一对の素子電極と、該素子電極に接続された、電子放出部を含む導電性膜とを有する電子放出素子を複数配置し、該複数の電子放出素子に接続された配線を有してなる電子源の製造方法において、上記本発明第1の電子放出素子の製造方法を適用することを特徴とする、電子源の製造方法に関する。

【0021】さらに、本発明の第3は、基体上に、一对の素子電極と、該素子電極に接続された、電子放出部を含む導電性膜とを有する電子放出素子を複数配置し、該複数の電子放出素子に接続された配線を有してなる電子源と、該電子源から放出された電子ビームの照射により発光して画像を形成する画像形成部材とを、気密容器内に有してなる画像形成装置の製造方法において、上記本発明第1の電子放出素子の製造方法を適用することを特徴とする、画像形成装置の製造方法に関する。

【0022】本発明は、表面伝導型電子放出素子の製造過程において吸着分子の十分な脱離を行うために、上記気密容器内に導入したガスに電圧を印加してプラズマを発生させ、荷電粒子のボンバードによる吸着分子の脱離を利用している。吸着分子の脱離にプラズマを利用することは、ベーキングによる熱エネルギーに比べて大きなエネルギーが得られることから、短時間で効果的な吸着分子の脱離が可能となる。

【0023】また、表面伝導型電子放出素子の製造過程においては、後述するように、有機物質が存在する気密容器内の雰囲気下で通電する活性化工程がある。この活性化工程における雰囲気中に不純物（特に $H_2O$ ）が存在すると、その後の素子の安定性に悪影響を及ぼすことがあるため、活性化工程前にプラズマ洗浄工程を組み込むことにより、上記 $H_2O$ 等の不純物を除去してから上記有機物質ガスを導入でき、安定性の向上に効果がある。また、活性化工程後にプラズマ洗浄工程を組み込むことは、活性化工程で用いた有機物質や、上記 $H_2O$ 等の不純物を除去することができ、安定性の向上に効果がある。

【0024】また、発生したプラズマが広範囲に広がることから、電子放出に寄与する部分のみならずそれ以外の基体表面、あるいは放出された電子が直接照射される部分のみならずそれ以外の蛍光体面も、万遍なく吸着分

子の脱離が行われる。また、本発明によるプラズマ洗浄工程では、電子源基板、さらには外枠などの画像形成部材、をも万遍なく吸着分子の脱離が促進される。

【0025】さらに、プラズマを発生させることで、素子の作成過程で生じた基体上の微少なバリなどの突起も除去することができ、工程中このような突起に高電界が集中して生じると考えられている放電現象による電子放出素子の変質、破壊の防止効果もある。

【0026】なお、このプラズマ洗浄工程は、表面伝導型電子放出素子を製造する、後述する各工程の前後で毎回行なうことが望ましいが、工程時間を短縮する点も考慮して、これに限定することはない。しかし、上記気密容器内の汚染物質は、素子の駆動時に十分に取り除かれていることが必要で、活性化処理後のベーキング処理に並行してプラズマ洗浄工程を行うことが好ましい。ベーキング処理中に並行して行なえない場合には、活性化処理後にプラズマ洗浄工程を行うことが好ましい。

【0027】

【発明の実施の形態】次に、本発明の好ましい実施態様を示す。

【0028】本発明の製造方法を適用し得る電子放出素子の基本的構成には大別して、平面型と垂直型の2つがある。まず、平面型の電子放出素子について説明する。

【0029】図1は、本発明の平面型の電子放出素子の一構成例を示す模式図であり、図1(a)は平面図、図1(b)は縦断面図である。図1において、1は基板、2と3は電極（素子電極）、4は導電性膜、5は電子放出部である。

【0030】基板1としては、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス、スパッタ法等により $SiO_2$ を積層したガラス基板及びアルミナ等のセラミックス及びSi基板等を用いることができる。

【0031】対向する素子電極2、3の材料としては、一般的な導体材料を用いることができ、例えばNi、Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属或は合金及びPd、Ag、Au、 $RuO_2$ 、Pd-Ag等の金属或は金属酸化物とガラス等から構成される印刷導体、 $In_2O_3-SnO_2$ 等の透明導体及びポリシリコン等の半導体導体材料等から適宜選択される。

【0032】素子電極間隔L、素子電極長さW、導電性膜4の形状等は、応用される形態等を考慮して設計される。素子電極間隔Lは、好ましくは、数百nmから数百 $\mu m$ の範囲であり、より好ましくは、数 $\mu m$ から数十 $\mu m$ の範囲とすることができる。素子電極長さWは、電極の抵抗値、電子放出特性を考慮して、数 $\mu m$ から数百 $\mu m$ の範囲とすることができる。素子電極2、3の膜厚dは、数十nmから数 $\mu m$ の範囲とすることができる。

【0033】尚、図1に示した構成だけでなく、基板1

上に、導電性膜4、対向する素子電極2、3の順に積層した構成とすることもできる。

【0034】導電性膜4を構成する主な材料は、Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb等の金属、PdO, SnO<sub>2</sub>, In<sub>2</sub>O<sub>3</sub>, PbO, Sb<sub>2</sub>O<sub>3</sub>等の酸化物、HfB<sub>2</sub>, ZrB<sub>2</sub>, LaB<sub>6</sub>, CeB<sub>6</sub>, YB<sub>4</sub>, Gd<sub>2</sub>B<sub>4</sub>等の硼化物、TiC, ZrC, HfC, TaC, SiC, WC等の炭化物、TiN, ZrN, HfN等の窒化物、Si, Ge等の半導体、カーボン等の中から適宜選択されるが、後述する製造方法を適用できる材料であれば、これらに限るものではない。

【0035】導電性膜4には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。その膜厚は、素子電極2、3へのステップカバレッジ、素子電極2、3間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定されるが、通常は、数Å～数千Åの範囲とするのが好ましく、より好ましくは10Å～500Åの範囲とするのが良い。その抵抗値は、Rsが10<sup>2</sup>Ω/□～10<sup>7</sup>Ω/□の値であるのが好ましい。なお、Rsは、幅がwで長さがlの薄膜の長さ方向に測定した抵抗Rを、 $R = R_s (l/w)$ と置いたときの値である。

【0036】なお、本明細書では頻繁に「微粒子」という言葉を用いるので、その意味について説明する。

【0037】小さな粒子を「微粒子」と呼び、これよりも小さなものを「超微粒子」と呼ぶ。「超微粒子」よりもさらに小さく、原子の数が数百個程度以下のものを「クラスター」と呼ぶことは広く行われている。

【0038】しかしながら、それぞれの境は厳密なものではなく、どのような性質に注目して分類するかにより変化する。また「微粒子」と「超微粒子」を一括して「微粒子」と呼ぶ場合もあり、本明細書中での記述はこれに沿ったものである。

【0039】例えば、「実験物理学講座14 表面・微粒子」(木下是雄 編、共立出版1986年9月1日発行)では、「本稿で微粒子と言うときにはその直径がだいたい2～3μm程度から10nm程度までとし、特に超微粒子というときは粒径が10nm程度から2～3nm程度までを意味することにする。両者を一括して単に微粒子と書くこともあってけっして厳密なものではなく、だいたいの目安である。粒子を構成する原子の数が2個から数十～数百個程度の場合はクラスターと呼ぶ。」(195ページ 22～26行目)と記述されている。

【0040】付言すると、新技術開発事業団の“林・超微粒子プロジェクト”での「超微粒子」の定義は、粒径の下限はさらに小さく、次のようなものであった。

【0041】「創造科学技術推進制度の“超微粒子プロジェクト”(1981～1986)では、粒子の大きさ

(径)がおおよそ1～100nmの範囲のものを“超微粒子”(ultra fine particle)と呼ぶことにした。すると1個の超微粒子はおおよそ100～10<sup>8</sup>個くらいの原子の集合体という事になる。原子の尺度でみれば超微粒子は大～巨大粒子である。」(「超微粒子—創造科学技術」林主税、上田良二、田崎明 編;三田出版 1988年 2ページ1～4行目)／「超微粒子よりさらに小さいもの、すなわち原子が数個～数百個で構成される1個の粒子は、ふつうクラスターと呼ばれる」(同書2ページ12～13行目)。

【0042】上記のような一般的な呼び方をふまえて、本明細書において「微粒子」とは多数の原子・分子の集合体で、粒径の下限は数Å～10Å程度、上限は数μm程度のものを指すこととする。

【0043】電子放出部5には、導電性膜4の一部に形成された高抵抗の亀裂が含まれており、電子放出は、この亀裂付近からおこなわれる。この亀裂を含む電子放出部及び亀裂自体は、導電性膜4の膜厚、膜質、材料及び後述するフォーミング条件等の製法に依存して形成される。したがって、電子放出部5の位置及び形状は、図1に示されるように特定されるものではない。

【0044】電子放出部5の亀裂内には、数Å～数百Åの範囲の粒径の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性膜4を構成する材料の元素の一部、あるいは全ての元素を含有するものとなる。また、後述の活性化処理の結果、電子放出部5及びその近傍の導電性膜4には、炭素及び／または炭素化合物を有する。

【0045】次に、垂直型の電子放出素子について説明する。

【0046】図2は、本発明の垂直型の電子放出素子の一構成例を示す模式図であり、図1に示した部位と同じ部位には図1に付した符号と同一の符号を付している。21は段差形成部である。基板1、素子電極2、3、導電性膜4及び電子放出部5は、前述した平面型の電子放出素子の場合と同様の材料で構成することができる。段差形成部21は、真空蒸着法、印刷法、スパッタ法等で形成されたSiO<sub>2</sub>等の絶縁性材料で構成することができる。

【0047】段差形成部21の膜厚は、先に述べた平面型の電子放出素子の素子電極間隔Lに対応し、数百nmから数十μmの範囲とすることができる。

【0048】導電性膜4は、素子電極2、3と段差形成部21作成後に、素子電極2、3の上に積層される。電子放出部5は、図2においては段差形成部21に形成されているが、形状、位置ともにこれに限られるものではない。

【0049】次に、本発明の電子放出素子の製造方法の一例を図3に基づいて説明する。図3は、平面型の電子放出素子の製造工程を示しており、図1に示した部位と

同じ部位には図1に付した符号と同一の符号を付している。

#### 【0050】1) 素子電極の形成

基板1を洗剤、純水及び有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィ技術を用いて基板1上に素子電極2, 3を形成する(図3(a))。

#### 【0051】2) 導電性膜の形成

素子電極2, 3を設けた基板1上に、有機金属溶液を塗布して、有機金属膜を形成する。有機金属溶液には、前述の導電性膜の材料の金属を主元素とする有機化合物の溶液を用いることができる。この有機金属膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性膜4を形成する(図3(b))。ここでは、有機金属溶液の塗布法を挙げて説明したが、導電性膜4の形成法はこれに限られるものではなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピナー法等を用いることもできる。

#### 【0052】3) フォーミング処理

続いて、フォーミング工程を施す。このフォーミング工程の方法の一例として通電処理による方法を説明する。所定の真空雰囲気下で素子電極2, 3間に通電すると、導電性膜4の部位に、構造の変化した電子放出部5が形成される(図3(c))。通電フォーミングによれば、導電性膜4に局所的に破壊、変形もしくは変質等の構造の変化した(一般に、亀裂形態である場合が多い)が形成される。該部位が電子放出部5を構成する。

【0053】本フォーミング工程及びこれ以降の工程は、例えば、図5に示すような真空処理装置を用いて行うことができる。尚、この真空処理装置は測定評価装置としての機能をも兼ね備えている。図5においても、図1に示した部位と同じ部位には図1に付した符号と同一の符号を付している。

【0054】図5において、55は真空容器(気密容器)である。前記工程によって素子電極2, 3及び導電性膜4を形成した基板1は、放出電子を捕捉するアノード電極54と対向するように真空容器55内に配置される。また、51は電子放出素子の素子電極2, 3間に素子電圧 $V_f$ を印加するための電源、50は素子電極2, 3間を流れる素子電流 $I_f$ を測定するための電流計、53はアノード電極54に電圧を印加するための高圧電源、52は電子放出部5より放出される放出電流 $I_e$ を測定するための電流計、56は排気ポンプ、57は後述するプラズマ洗浄工程において真空容器55内に導入されるガスを保持する容器、58はかかるガスを適切な圧力で導入する為に設けられたニードルバルブである。

【0055】また、真空容器55内には、不図示の真空計等の真空雰囲気下での測定に必要な機器が設けられていて、所望の真空雰囲気下での測定評価を行えるようになっている。排気ポンプ56は、ターボポンプ、ロータ

リーポンプ等からなる通常の高真空装置系と、イオンポンプ等からなる超高真空装置系とにより構成されている。また、真空処理装置の全体は、不図示のヒーターにより加熱できる。

【0056】上記真空処理装置においては、排気ポンプ56により真空容器55内を所定の真空度まで排気した後、電源51により素子電極2, 3間に通電することでフォーミング処理を行うことができる。

【0057】通電フォーミングの電圧波形の例を図5に示す。

【0058】通電フォーミングの電圧波形は、特にパルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図5(a)に示した手法と、パルス波高値を増加させながらパルスを印加する図5(b)に示した手法がある。

【0059】まず、パルス波高値を定電圧とした場合について説明する。図5(a)における $T_1$ 及び $T_2$ は電圧波形のパルス幅とパルス間隔である。通常 $T_1$ は $1\mu\text{sec.} \sim 10\text{msec.}$ 、 $T_2$ は $10\mu\text{sec.} \sim 100\text{msec.}$ の範囲で設定される。三角波の波高値(通電フォーミング時のピーク電圧)は、電子放出素子の形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は、三角波に限定されるものではなく、図5(c)に示すような矩形波等の所望の波形を採用することができる。

【0060】次に、パルス波高値を増加させながら電圧パルスを印加する場合について説明する。図5(b)における $T_1$ 及び $T_2$ は、図5(a)に示したのと同様とすることができる。三角波の波高値(通電フォーミング時のピーク電圧)は、例えば0.1Vステップ程度づつ、増加させることができる。

【0061】通電フォーミング処理の終了は、パルスの休止期間中に低い電圧を印加し、電流を測定して抵抗値を検知し、決定することができる。例えば0.1V程度の電圧印加により流れる素子電流 $I_f$ を電流計50で測定し、抵抗値を求めて、 $1\text{M}\Omega$ 以上の抵抗を示した時、通電フォーミングを終了させる。

#### 【0062】4) 活性化処理

フォーミングを終えた素子に活性化工程と呼ばれる処理を施す。この工程により、素子電流 $I_f$ 、放出電流 $I_e$ を、著しく変化させることができる。

【0063】活性化工程は、例えば、有機物質のガスを含有する雰囲気下で、通電フォーミングと同様に、素子電極2, 3間にパルスの印加を繰り返すことで行うことができる。この雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空容器55内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる他、イオンポンプなどにより一旦十分に排気した真空中に適当な有機物質のガスを導入することによっ



でも得られる。

【0064】このときの好ましい有機物質のガス圧は、前述の素子の形態、真空容器55の形状や、有機物質の種類などにより異なるため、場合に応じ適宜設定される。適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来、具体的には、メタン、エタン、プロパンなど $C_n H_{2n+2}$ で表される飽和炭化水素、エチレン、プロピレンなど $C_n H_{2n}$ 等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等が使用できる。この処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が素子上に堆積し、素子電流 $I_f$ 、放出電流 $I_o$ が、著しく変化するようになる。

【0065】炭素あるいは炭素化合物とは、例えばグラファイト（いわゆるHOPG、PG、GCを包含するもので、HOPGはほぼ完全なグラファイト結晶構造、PGは結晶粒が200Å程度で結晶構造がやや乱れたもの、GCは結晶粒が20Å程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す。）であり、その膜厚は、500Å以下の範囲とするのが好ましく、300Å以下の範囲とすることがより好ましい。

【0066】活性化工程の終了判定は、素子電流 $I_f$ と放出電流 $I_o$ を測定しながら、適宜行うことができる。なお、パルス幅、パルス間隔、パルス波高値などは適宜設定される。

#### 【0067】5) プラズマ洗浄工程

活性化処理を終えた素子をプラズマ洗浄する。まず、真空容器55を排気ポンプ56を用いて十分に排気した後、プラズマを発生させる気体を容器57からバルブ58を経由して導入する。導入する圧力は気体の種類によって異なるが、例えばHeの場合、数十～数百mTorrである。次いで、素子電極2、3を等電位にし、両者とアノード電極54との間に電源59を用いて電圧を印加する。なお、直流電源の場合には数十V～十数kV、好ましくは100V～10kVの電圧を印加し、また、高周波電源の場合には電圧が数百Vで周波数が数MHz～数GHz、好ましくは10MHz～3GHzの範囲にある高周波電圧を印加する。電源59としては、特に高周波及びマイクロ波加熱用電源として広範に使用されている13.56MHz及び2.45GHzの電源が好ましく用いられる。

【0068】このようにして素子電極2、3とアノード電極54との間にプラズマを発生させることにより、表

面を洗浄することができる。以下、この点について説明する。

【0069】電子放出素子の導電性膜4は、通常、大気中で作成されるか、または薄膜作成後に大気中に曝露されるため、大気中に存在する様々な分子が表面に吸着している。特に、微粒子で構成された導電性膜4の表面には分子が吸着されやすいと考えられるが、導電性膜4以外の部位、例えば素子電極2、3や基板1にも導電性膜4形成時に様々な分子が表面吸着している。これらの表面吸着分子は、素子表面に数層から数十層の分子層からなる表面層を形成しているが、これらの表面層は、電子放出の過程において、電子放出部位の仕事関数を著しく不均一とするため、安定な電子放出を保証できない原因となる。

【0070】したがって、素子の駆動は真空中で行い、吸着した表面層はベーキング等により事前に脱離させるのが従来の一般的な手法である。このベーキング処理の温度と時間は、表面層を形成する分子と基板表面との吸着エネルギーの大小により決定されるが、一度脱離された分子の再吸着を防ぐ点からも、できるだけ高温で、かつ長時間にわたり処理されることが望ましい。しかしながら、素子を含む基板を高温状態に長時間保つことは、導電性膜4や基板1、素子電極2、3自身にも変質をきたすことにつながるため、ベーキング温度、時間とも十分な値を適用できないこともありえる。

【0071】これに対し、本発明では、素子を有する気密容器内に気体を少量導入し、電圧を印加してプラズマを発生させることで、プラズマに含まれる荷電粒子の表面層へのボンバードにより、表面層を短時間のうちに効果的に脱離することができる。

【0072】ここで、プラズマについて簡単に説明する。プラズマとは一種の電離気体であり、電子（あるいは負イオン）と正イオンが同密度で存在していて、全体として電気的に中性を保っている。本発明ではプラズマを生成する気体の電離に放電電離を用いているが、放電電離とは気体中に強い電界を印加し、絶縁破壊を生じさせてプラズマを得るもので、気体の電離は電界中で加速された電子との衝突によるものが大部分である。こうしたプラズマ中では、電子やイオンがそれぞれ運動エネルギーを持って絶え間なく衝突を繰り返し、イオンとの再結合により消滅する。したがって、プラズマ中の電子密度（あるいはイオン密度）は、単位時間に電離によって生ずる電子（あるいはイオン）の数と、再結合によって消滅する電子（あるいはイオン）の数の差し引きによって決まる。

【0073】本発明は、上記のように、電離によって生じた電子（あるいはイオン）と、表面に吸着した分子の衝突により、素子及び気密容器内壁に残留した表面層を取り除くものであり、イオンの持つ運動エネルギーが大きいほど、衝突時のエネルギーが大きくなり、速やかに



洗浄できる。しかし、運動エネルギーが大き過ぎたり、反応性が高くて、基板その他に変質をきたすことは好ましくなく、また、電極を構成する材料を対向側にスパッタリングしてしまうことも好ましくない。

【0074】そこで、プラズマとして用いる気体としては、導電性膜4や素子電極2, 3自身に変質をきたさないために不活性な単原子分子が好ましく、中でも質量が小さく、したがって運動エネルギーの小さいHe, Neなどが好ましい。より分子量が大きなAr, Xeなどを用いることは、導電性膜4や素子電極2, 3に変質をきたす恐れがあるため好ましくない。また、 $H_2$ は、還元性が高いが、素子を構成する材質によっては特に悪影響がない場合があり、分子量も小さいので好ましく用いられる場合もある。

【0075】以上の説明では、活性化工程を行った後にプラズマ洗浄工程を行う場合を示したが、前述したように、プラズマ洗浄工程はその他の各製造工程の前後に適宜行うことが出来る。具体的には、導電性膜形成工程とフォーミング工程の間に行うことが出来る。上記気密容器内に活性化物質を導入する前であっても、前述したように $H_2$ , O等の排気にくい分子が電子放出素子や、気密容器の内壁などに吸着しており、プラズマ洗浄処理によりこれらを予め除去しておけば、活性化工程の後に気密容器内を比較的容易に排気することが出来る。

【0076】なお、活性化工程後にプラズマ洗浄工程を行った場合には、以下の安定化工程を行うことは必ずしも必要ではないが、フォーミング工程の前、あるいは活性化工程の前にプラズマ洗浄工程を行い、活性化工程の後にはプラズマ洗浄工程を行わない場合、以下の安定化工程を行うことが好ましい。

#### 【0077】6) 安定化工程

安定化工程は、電子放出素子やそれを収めた気密容器（真空容器）を加熱しながら排気することにより、上記活性化工程で導入した有機物質やその他の吸着物質を取り除く工程である。気密容器内を排気する真空排気装置は、それ自体から発生するオイル成分が素子の特性に影響を与えないように、オイルフリーの装置を用いることが好ましい。具体的にはソーブションポンプとイオンポンプなどからなる真空排気装置を挙げることが出来る。

【0078】前記活性化の工程で、排気装置として油拡散ポンプやロータリーポンプを用い、これから発生するオイル成分に由来する有機ガスを用いた場合には、この成分の分圧を極力低く抑える必要がある。真空容器内の有機成分の分圧は、上記炭素及び／または炭素化合物がほぼ新たに堆積しない分圧で $1.3 \times 10^{-6}$  Pa以下が好ましく、さらには $1.3 \times 10^{-8}$  Pa以下が特に好ましい。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。このときの加熱条件は、80～250℃、好ましくは15

0℃以上で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。なお、本発明においては、予めプラズマ洗浄を行っているため、従来の安定化処理よりも短時間の処理でも、ある程度の効果が得られる。真空容器内の圧力は極力低くすることが必要で、 $1.3 \times 10^{-5}$  Pa以下が好ましく、さらには $1.3 \times 10^{-6}$  Pa以下が特に好ましい。

【0079】安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、圧力自体は多少上昇しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素あるいは炭素化合物の堆積を抑制でき、結果として素子電流 $I_f$ 、放出電流 $I_o$ が、安定する。

【0080】上述した本発明の製造方法により得られる電子放出素子の基本特性は、図4に示した真空処理装置を用いて測定することができる。一例として、アノード電極54の電圧を1kV～10kVの範囲とし、アノード電極54と電子放出素子との距離Hを2mm～8mmの範囲として測定を行うことができる。

【0081】図6は、上記真空処理装置を用いて測定された上記電子放出素子の放出電流 $I_o$ 、及び素子電流 $I_f$ と、素子電圧 $V_f$ との関係を模式的に示した図である。図6においては、放出電流 $I_o$ が素子電流 $I_f$ に比べて著しく小さいので、任意単位で示している。尚、縦・横軸ともリニアスケールである。

【0082】図6からも明らかなように、本発明による電子放出素子は、放出電流 $I_o$ に関して次の3つの特徴的性質を有する。

【0083】即ち、第1に、本素子はある電圧（閾値電圧と呼ぶ；図6中の $V_{th}$ ）以上の素子電圧を印加すると急激に放出電流 $I_o$ が増加し、一方閾値電圧 $V_{th}$ 以下では放出電流 $I_o$ が殆ど検出されない。つまり、放出電流 $I_o$ に対する明確な閾値電圧 $V_{th}$ を持った非線形素子である。

【0084】第2に、放出電流 $I_o$ が素子電圧 $V_f$ に単調増加依存するため、放出電流 $I_o$ は素子電圧 $V_f$ で制御できる。

【0085】第3に、アノード電極54（図4参照）に捕捉される放出電荷は、素子電圧 $V_f$ を印加する時間に依存する。つまり、アノード電極54に捕捉される電荷量は、素子電圧 $V_f$ を印加する時間により制御できる。

【0086】以上の説明より理解されるように、本発明を適用可能な電子放出素子は、入力信号に応じて、電子放出特性を容易に制御できることになる。この性質を利用すると複数の電子放出素子を配して構成した電子源、画像形成装置等、多方面への応用が可能となる。

【0087】図6においては、素子電流  $I_f$  が素子電圧  $V_f$  に対して単調増加する(MI特性)例を示したが、素子電流  $I_f$  が素子電圧  $V_f$  に対して電圧制御型負性抵抗特性(VCNR特性)を示す場合もある(不図示)。これらの特性は、前述の工程を制御することで制御できる。

【0088】次に、本発明を適用可能な電子放出素子の応用例について述べる。前述の本発明を適用可能な表面伝導型電子放出素子を複数個、基板上に配列し、電子源あるいは画像形成装置が構成できる。

【0089】電子放出素子の配列については、種々のものが採用できる。一例として、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数個配し(行方向と呼ぶ)、この配線と直交する方向(列方向と呼ぶ)で、該電子放出素子の上方に配した制御電極(グリッドとも呼ぶ)により、電子放出素子からの電子を制御駆動する梯子状配置のものがある。これとは別に、電子放出素子をX方向及びY方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線に共通に接続するものが挙げられる。このようなものは所謂単純マトリクス配置である。まず単純マトリクス配置について以下に詳述する。

【0090】本発明を適用可能な表面伝導型電子放出素子については、前述した通り3つの特性がある。即ち、電子放出素子からの放出電子は、閾値電圧以上では、対向する素子電極間に印加するパルス状電圧の波高値と幅で制御できる。一方、閾値電圧以下では、殆ど放出されない。この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子にパルス状電圧を適宜印加すれば、入力信号に応じて、任意の電子放出素子を選択して電子放出量を制御できる。

【0091】以下この原理に基づき、本発明を適用可能な電子放出素子を複数配して得られる電子源基板の構成について、図7を用いて説明する。

【0092】図7において、71は電子源基板、72はX方向配線、73はY方向配線である。74は電子放出素子、75は結線である。

【0093】m本のX方向配線72は、 $D_{x1}$ 、 $D_{x2}$ 、…、 $D_{xm}$ からなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は適宜設計される。Y方向配線73は、 $D_{y1}$ 、 $D_{y2}$ 、…、 $D_{yn}$ のn本の配線よりなり、X方向配線72と同様に形成される。これらm本のX方向配線72とn本のY方向配線73との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m、nは、共に正の整数)。

【0094】不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成された $SiO_2$ 等で構成

される。この層間絶縁層は、例えば、X方向配線72を形成した基板71の全面或は一部に所望の形状で形成され、特に、X方向配線72とY方向配線73の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。X方向配線72とY方向配線73は、それぞれ外部端子として引き出されている。

【0095】電子放出素子74を構成する一対の素子電極(不図示)は、それぞれm本のX方向配線72とn本のY方向配線73に、導電性金属等からなる結線75によって電気的に接続されている。

【0096】配線72と配線73を構成する材料、結線75を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、また夫々異なってもよく、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。

【0097】また、電子放出素子は、絶縁性基板71上に直接形成しても、不図示の層間絶縁層上に形成してもよい。

【0098】また、詳しくは後述するが、X方向配線72には、X方向に配列した電子放出素子74の行を入力信号に応じて走査するための走査信号を印加するための不図示の走査信号印加手段が接続される。一方、Y方向配線73には、Y方向に配列した電子放出素子74の各列を入力信号に応じて変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。

【0099】上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。

【0100】このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図8と図9及び図10を用いて説明する。図8は、画像形成装置の表示パネルの一例を示す模式図であり、図9は、図8の表示パネルに使用される蛍光膜の模式図である。図10は、図8の表示パネルにNTSC方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図である。

【0101】図8において、71は電子放出素子を複数配した電子源基板、81は電子源基板71を固定したリアプレート、86はガラス基板83の内面に蛍光膜84とメタルバック85等が形成されたフェースプレート、82は支持枠である。リアプレート81、支持枠82及びフェースプレート86の接合面にフリットガラス等を塗布し、例えば大気中あるいは窒素中で、400~500℃で10分間以上焼成することで、封着して、外囲器88を構成する。

【0102】74は、図1に示したような電子放出素子

である。72、73は、電子放出素子74の一対の素子電極（不図示）と接続されたX方向配線及びY方向配線である。

【0103】外囲器88は、上述の如く、フェースプレート86、支持枠82、リアプレート81で構成される。リアプレート81は主に基板71の強度を補強する目的で設けられるため、基板71自体で十分な強度を持つ場合は別体のリアプレート81は不要であり、基板71に直接支持枠82を封着し、フェースプレート86、支持枠82及び基板71で外囲器88を構成してもよい。一方、フェースプレート86は、リアプレート81間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ外囲器88を構成することもできる。

【0104】図9は、蛍光膜を示す模式図である。蛍光膜84は、モノクロームの場合は蛍光体のみで構成することができる。カラーの蛍光膜の場合は、蛍光体の配列により、ブラックストライプ（図9（a））あるいはブラックマトリクス（図9（b））等と呼ばれる黒色導電材91と蛍光体92とから構成することができる。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体92間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜84における外光反射によるコントラストの低下を抑制することにある。黒色導電材91の材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。

【0105】ガラス基板83に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法や印刷法等が採用できる。蛍光膜84の内面側には、通常メタルバック85が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート86側へ鏡面反射することにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィリミング」と呼ばれる。）を行い、その後A1を真空蒸着等を用いて堆積させることで作製できる。

【0106】フェースプレート86には、更に蛍光膜84の導電性を高めるため、蛍光膜84の外面側に透明電極（不図示）を設けてもよい。

【0107】前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させる必要があり、十分な位置合わせが不可欠となる。

【0108】図8に示した画像形成装置は、例えば以下のようにして製造される。

【0109】外囲器88は、前述の安定化工程と同様

に、適宜加熱しながら、イオンポンプ、ソーブションポンプなどのオイルを使用しない排気装置により不図示の排気管を通じて排気し、 $1.3 \times 10^{-5}$  Pa程度の真空度の有機物質の十分少ない雰囲気にする。そして、さらに表面洗浄を行って電子放出時の脱ガスを防ぐために、適当な分圧のHeガスを導入し、フェースプレート86と全体を等電位にしたリアプレート81との間に直流電圧、もしくは高周波電圧を印加してプラズマを発生させる。表面に残留した吸着物質の除去を行うためには、数十分から数時間のプラズマ処理を施すことが望まれる。十分にプラズマ処理をした後、電圧印加を終了し、導入したガスを前記の排気装置を用いて排気した後、外囲器88には封止が為される。

【0110】また、外囲器88の封止後の真空度を維持するために、ゲッター処理を行うこともできる。これは、外囲器88の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器88内の所定の位置に配置されたゲッター（不図示）を加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、例えば $1.3 \times 10^{-3}$  Pa～ $1.3 \times 10^{-5}$  Paの真空度を維持するものである。ここで、電子放出素子のフォーミング処理以降の工程は適宜設定できる。

【0111】次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、NTSC方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図10を用いて説明する。図10において、101は画像表示パネル、102は走査回路、103は制御回路、104はシフトレジスタ、105はラインメモリ、106は同期信号分離回路、107は変調信号発生器、 $V_x$  及び $V_a$  は直流電圧源である。

【0112】表示パネル101は、端子 $D_{ox1}$  乃至 $D_{oxn}$ 、端子 $D_{oy1}$  乃至 $D_{oyN}$  及び高圧端子87を介して外部の電気回路と接続している。端子 $D_{ox1}$  乃至 $D_{oxn}$  には、表示パネル101内に設けられている電子源、即ち、m行n列の行列状にマトリクス配線された電子放出素子群を1行（n素子）づつ順次駆動する為の走査信号が印加される。端子 $D_{oy1}$  乃至 $D_{oyN}$  には、前記走査信号により選択された1行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子87には、直流電圧源 $V_a$  より、例えば10kVの直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに、蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。

【0113】走査回路102について説明する。同回路は、内部にm個のスウィッチング素子（図中、 $S_1$  乃至 $S_m$  で模式的に示している）を備えたものである。各スウィッチング素子は、直流電圧電源 $V_x$  の出力電圧もしくは0[V]（グラウンドレベル）のいずれか一方を選択し、表示パネル101の端子 $D_{ox1}$  乃至 $D_{oxn}$  と電氣的に接

続される。各スイッチング素子 $S_1$ 乃至 $S_n$ は、制御回路103が出力する制御信号 $T_{scan}$ に基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合わせることにより構成することができる。

【0114】直流電圧源 $V_1$ は、本例の場合には電子放出素子の特性（電子放出閾値電圧）に基づき、走査されていない素子に印加される駆動電圧が電子放出閾値電圧以下となるような一定電圧を出力するよう設定されている。

【0115】制御回路103は、外部より入力される画像信号に基づいて適切な表示が行われるように、各部の動作を整合させる機能を有する。制御回路103は、同期信号分離回路106より送られる同期信号 $T_{sync}$ に基づいて、各部に対して $T_{scan}$ 、 $T_{sft}$ 及び $T_{mry}$ の各制御信号を発生する。

【0116】同期信号分離回路106は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路106により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上 $T_{sync}$ 信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は、便宜上DATA信号と表した。このDATA信号は、シフトレジスタ104に入力される。

【0117】シフトレジスタ104は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル／パラレル変換するためのもので、前記制御回路103より送られる制御信号 $T_{sft}$ に基づいて動作する（即ち、制御信号 $T_{sft}$ は、シフトレジスタ104のシフトクロックであると言い換えてもよい。）。シリアル／パラレル変換された画像1ライン分のデータ（電子放出素子 $n$ 素子分の駆動データに相当）は、 $I_{d1}$ 乃至 $I_{dn}$ の $n$ 個の並列信号として前記シフトレジスタ104より出力される。

【0118】ラインメモリ105は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路103より送られる制御信号 $T_{mry}$ に従って適宜 $I_{d1}$ 乃至 $I_{dn}$ の内容を記憶する。記憶された内容は、 $I_{d'1}$ 乃至 $I_{d'n}$ として出力され、変調信号発生器107に入力される。

【0119】変調信号発生器107は、画像データ $I_{d'1}$ 乃至 $I_{d'n}$ の各々に応じて、電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子 $D_{o1}$ 乃至 $D_{on}$ を通じて表示パネル101内の電子放出素子に印加される。

【0120】前述したように、本発明を適用可能な電子放出素子は放出電流 $I_e$ に関して以下の基本特性を有している。即ち、電子放出には明確な閾値電圧 $V_{th}$ があり、 $V_{th}$ 以上の電圧が印加された時のみ電子放出が生じ

る。電子放出閾値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値電圧以下の電圧を印加しても電子放出は生じないが、電子放出閾値電圧以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値 $V_m$ を変化させることにより、出力電子ビームの強度を制御することが可能である。また、パルスの幅 $P_m$ を変化させることにより、出力される電子ビームの電荷の総量を制御することが可能である。

【0121】従って、入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式とパルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器107としては、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの波高値を変調できるような電圧変調方式の回路を用いることができる。パルス幅変調方式を実施するに際しては、変調信号発生器107として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。

【0122】シフトレジスタ104やラインメモリ105は、デジタル信号式のものでもアナログ信号式のものでも採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行なわれれば良いからである。

【0123】デジタル信号式を用いる場合には、同期信号分離回路106の出力信号DATAをデジタル信号化する必要があるが、これには同期信号分離回路106の出力部にA/D変換器を設ければ良い。これに関連してラインメモリ105の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器107に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器107には、例えばD/A変換回路を用い、必要に応じて増幅回路等を付加する。パルス幅変調方式の場合、変調信号発生器107には、例えば高速の発振器及び発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。

【0124】アナログ信号を用いた電圧変調方式の場合、変調信号発生器107には、例えばオペアンプ等を用いた増幅回路を採用でき、必要に応じてレベルシフト回路等を付加することもできる。パルス幅変調方式の場合には、例えば電圧制御型発振回路（VCO）を採用でき、必要に応じて電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。

【0125】このような構成をとり得る本発明の画像形

成装置においては、各電子放出素子に、容器外端子 $D_{ox1}$ 乃至 $D_{oxn}$ 、 $D_{oy1}$ 乃至 $D_{oy n}$ を介して電圧を印加することにより、電子放出が生じる。高圧端子87を介してメタルバック85あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜84に衝突し、発光が生じて画像が形成される。

【0126】ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはNTSC方式を挙げたが、入力信号はこれに限られるものではなく、PAL、SECAM方式等の他、これらよりも多数の走査線からなるTV信号(例えば、MUSE方式をはじめとする高品位TV)方式をも採用できる。

【0127】次に、前述の梯子型配置の電子源及び画像形成装置について、図11及び図12を用いて説明する。

【0128】図11は、梯子型配置の電子源の一例を示す模式図である。図11において、110は電子源基板、111は電子放出素子である。112は、電子放出素子111を接続するための共通配線 $D_{x1} \sim D_{x10}$ であり、これらは外部端子として引き出されている。電子放出素子111は、基板110上に、X方向に並列に複数個配置されている(これを素子行と呼ぶ)。この素子行が複数個配置されて、電子源を構成している。各素子行の共通配線間に駆動電圧を印加することで、各素子行を独立に駆動させることができる。即ち、電子ビームを放出させたい素子行には、電子放出閾値以上の電圧を印加し、電子ビームを放出させたくない素子行には、電子放出閾値以下の電圧を印加する。各素子行間に位置する共通配線 $D_{x2} \sim D_{x9}$ は、例えば $D_{x2}$ と $D_{x3}$ 、 $D_{x4}$ と $D_{x5}$ 、 $D_{x6}$ と $D_{x7}$ 、 $D_{x8}$ と $D_{x9}$ とを夫々一体の同一配線とすることもできる。

【0129】図12は、梯子型配置の電子源を備えた画像形成装置におけるパネル構造の一例を示す模式図である。120はグリッド電極、121は電子が通過するための開口、 $D_{ox1}$ 乃至 $D_{oxn}$ は容器外端子、 $G_1$ 乃至 $G_n$ はグリッド電極120と接続された容器外端子である。110は各素子行間の共通配線を同一配線とした電子源基板である。図12においては、図8、図11に示した部位と同じ部位には、これらの図に付したのと同じ符号を付している。ここに示した画像形成装置と、図8に示した単純マトリクス配置の画像形成装置との大きな違いは、電子源基板110とフェースプレート86の間にグリッド電極120を備えているか否かである。

【0130】図12においては、基板110とフェースプレート86の間には、グリッド電極120が設けられている。グリッド電極120は、電子放出素子111から放出された電子ビームを変調するためのものであり、

梯子型配置の素子行と直交して設けられたストライプ状の電極に電子ビームを通過させるため、各素子に対応して1個ずつ円形の開口121が設けられている。グリッド電極の形状や配置位置は、図12に示したものに限定されるものではない。例えば、開口としてメッシュ状に多数の通過口を設けることもでき、グリッド電極を電子放出素子の周囲や近傍に設けることもできる。

【0131】容器外端子 $D_{ox1}$ 乃至 $D_{oxn}$ 及びグリッド容器外端子 $G_1$ 乃至 $G_n$ は、不図示の制御回路と電気的に接続されている。

【0132】本例の画像形成装置では、素子行を1列ずつ順次駆動(走査)して行くのと同期してグリッド電極列に画像1ライン分の変調信号を同時に印加する。これにより、各電子ビームの蛍光体への照射を制御し、画像を1ラインずつ表示することができる。

【0133】以上説明した本発明を適用可能な画像形成装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。

【0134】

【実施例】以下に、具体的な実施例を挙げて本発明を説明するが、本発明はこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。

【0135】〔実施例1〕本実施例に係わる電子放出素子の基本的な構成は、図1と同様である。図1において、1は基板、2と3は素子電極、4は導電性膜、5は電子放出部である。

【0136】本実施例に係る電子放出素子の製造法は、基本的には図3と同様であり、以下、図1及び図3を用いて、本実施例における素子の製造法を順を追って説明する。

【0137】工程-a

清浄化した青板ガラス上に、厚さ $0.5\mu m$ のシリコン酸化膜をスパッタ法で形成した基板1上に、電極パターンに対応する開口部を有するホトレジスト(RD-2000N-41/日立化成社製)のマスクパターンを形成し、真空蒸着法により、厚さ $50\text{\AA}$ のTi、厚さ $1000\text{\AA}$ のNiを順次堆積した。次に、ホトレジストを有機溶剤で溶解し、Ni/Ti膜をリフトオフして、素子電極2、3を形成した(図3(a))。素子電極の間隔Lは $3\mu m$ 、素子電極幅Wは $300\mu m$ である。

【0138】工程-b

上記素子に厚さ $1000\text{\AA}$ のCr膜を真空蒸着法により形成し、フォトリソグラフィー技術により、導電性膜のパターンに対応する開口部を設け、導電性膜形成のためのCrマスクを形成した。その上にPdアミン錯体溶液(ccp4230/奥野製薬(株)製)をスピンナーを用いて塗布し、 $300^\circ\text{C}$ で12分間の加熱焼成処理を行

い、PdOを主成分とする導電性膜を形成した。この導電性膜の厚さは、100Åであった。続いて、Crマスクをウェットエッチングで除去し、PdO微粒子膜をリフトオフすることにより所望のパターンを有する導電性膜6を形成した(図3(b))。該導電性膜4の抵抗値は、 $R_s = 2 \times 10^4 \Omega/\square$ であった。

【0139】以上の工程により、基板1上に素子電極2、3及び導電性膜4を形成した。

#### 【0140】工程-c

次に、上記基板1を図5の真空処理装置の真空容器55内の試料ホルダー(不図示)に設置し、排気ポンプ56にて排気し、真空容器55内を約 $2.6 \times 10^{-3}$  Paの真空度とした。この後、素子に素子電圧 $V_f$ を印加するための電源51より、素子の素子電極2、3間に電圧を印加し、通電フォーミングを行ない、電子放出部5を形成した(図3(c))。

【0141】本実施例ではパルス幅 $T_1$ を1 msec、パルス間隔 $T_2$ を10 msecとし、矩形波の波高値(フォーミング時のピーク電圧)は0.1 Vステップで昇圧し、フォーミング処理を行なった。また、フォーミング処理中は、フォーミングパルスの休止時間内に0.1 Vの抵抗測定用パルスを挿入し、抵抗値が約1 MΩ以上になった時に、素子への電圧の印加を終了した。このときのフォーミング電力は、約70 mWであった。

#### 【0142】工程-d

この後、素子を真空中に保持したまま、150℃でアニーリングし、導電性膜4を還元した。続いて、n-ヘキサンをスローリークバルブを通して真空容器55内に導入し、 $1.3 \times 10^{-3}$  Paを維持した。次に、フォーミング処理した素子に矩形波の波高値14 Vのパルス電圧を印加し、活性化処理をした。この条件では効率 $\eta$ ( $I_e/I_f \times 100\%$ )が、約30分で最大となることを予備的検討により把握していたので、30分後に通電を停止し、スローリークバルブを閉め、活性化処理を終了した。

#### 【0143】工程-e

続いて、真空容器55内にニードルバルブを介して約 $6.5 \times 10^{-3}$  PaのHeを導入し、等電位にした素子電極2、3とアノード電極54との間に13.56 MHz、500 Wの高周波電圧を印加してプラズマを発生させ、そのまま30分間電圧印加を継続した。30分経過後、高周波電圧の印加を停止し、ついで導入したHeガスを排気した。

#### 【0144】工程-f

続いて、電子放出特性を評価した。なお、アノード電極54と電子放出素子間の距離Hを4 mm、アノード電極54の電位を1000 V、電子放出特性測定時の真空容器55内の真空度を $1.3 \times 10^{-6}$  Paとし、素子電極2及び3の間に素子電圧を14 V印加した。

【0145】[比較例1] 実施例1の工程-eにおいて、プラズマを発生させず200℃30分間のベーキングを行った以外は、実施例1と同様に電子放出素子を作製し、電子放出特性の評価を行なった。

【0146】実施例1および比較例1で作製した素子を評価したところ、実施例1で作製した素子の方が、比較例1の素子に比べて、長時間にわたり十分な電子放出特性を保持し、比較例1の素子に対して、実施例1の素子の電子放出特性の安定性は大幅に改善された。

【0147】また、実施例1の素子の駆動中に気密容器(真空容器55)内に放出されるガスの分圧は、気密容器に配置された残留ガス分析器により、比較例1の素子を駆動する際に放出されるガスの分圧よりも著しく低いことが認められた。さらに、実施例1の素子を走査型電子顕微鏡により観察したところ、比較例1の素子に比べて素子上に見られる突起等が著しく少ないことが認められた。

【0148】また、実施例1の導電性膜4の材料として前記PdOの他、Pd、Ni、Pt、Au等のスパッタ膜を用いた種々の組み合わせによっても、同様の効果が得られた。

【0149】[実施例2] 実施例1の工程-eを、以下に示す工程-eに代えた以外は、実施例1と同様に電子放出素子を作製し、電子放出特性の評価を行なった。

#### 【0150】工程-e

真空容器55内にニードルバルブを介して約 $1.3 \times 10^{-4}$  Paの $H_2$ ガスを導入し、等電位にした素子電極2、3とアノード電極54との間に13.56 MHz、500 Wの高周波電圧を印加してプラズマを発生させ、そのまま30分間電圧印加を継続した。30分経過後、高周波電圧の印加を停止し、ついで導入した $H_2$ ガスを排気した。

【0151】本実施例のプラズマ洗浄を施した素子は、実施例1とほぼ同じ程度に長時間にわたり十分な電子放出特性を保持し、放出電流 $I_e$ の安定性が、比較例1の素子に対して大幅に改善された。また、本実施例の素子の駆動中に気密容器内に放出されるガスの分圧は、気密容器に配置された残留ガス分析器により、比較例1の素子を駆動する際に放出されるガスの分圧よりも著しく低いことが認められた。さらに、本実施例の素子を走査型電子顕微鏡により観察したところ、比較例1の素子に比べて素子上に見られる突起が著しく少ないことが認められた。

【0152】また、実施例2の導電性膜4の材料としてPdOの他、Pd、Ni、Pt、Au等のスパッタ膜を用いた種々の組み合わせによっても、同様の効果が得られた。

【0153】[実施例3] 本実施例では、工程-bまで実施例1と同様の工程を行ない、次に実施例1の工程-eのプラズマ洗浄を行なった後、実施例1の工程-cと



同様の手法で通電フォーミング処理を行ない、続いて実施例1の工程-dの活性化処理を施し、さらに、200℃30分間のベーキング（安定化工程）を行った。

【0154】こうして得られた電子放出素子の電子放出特性を、実施例1と同様に評価した。

【0155】本実施例の方法により作製した素子は、実施例1の素子よりはやや劣るものの、比較例1の素子に比べて、長時間にわたり十分な電子放出特性を保持した。

【0156】また、本実施例の素子の駆動中に気密容器内に放出されるガスの分圧は、気密容器に配置された残留ガス分析器により、比較例1の素子を駆動する際に放出されるガスの分圧よりも著しく低いことが認められた。さらに、本実施例の素子を走査型電子顕微鏡により観察したところ、比較例1の素子に比べて素子上に見られる突起等が著しく少ないことが認められた。

【0157】また、実施例3の導電性膜4の材料としてPdOの他、Pd、Ni、Pt、Au等のスパッタ膜を用いた種々の組み合わせによっても、同様の効果が得られた。

【0158】〔実施例4〕本実施例では、工程-cまで実施例1と同様の工程を行ない、次に実施例1の工程-eのプラズマ洗浄を行なった後、実施例1の工程-dと同様の手法で活性化処理と安定化工程を施した。

【0159】こうして得られた電子放出素子の電子放出特性を、第1の実施例と同様に評価した。

【0160】本実施例の方法により作製した素子の安定性は、実施例3の素子と同程度であり、比較例1の素子に比べて、長時間にわたり十分な電子放出特性を保持した。

【0161】また、本実施例の素子の駆動中に気密容器内に放出されるガスの分圧は、気密容器に配置された残留ガス分析器により、比較例1の素子を駆動する際に放出されるガスの分圧よりも著しく低いことが認められた。さらに、本実施例の素子を走査型電子顕微鏡により観察したところ、比較例1の素子に比べて素子上に見られる突起等が著しく少ないことが認められた。

【0162】また、実施例4の導電性膜4の材料としてPdOの他、Pd、Ni、Pt、Au等のスパッタ膜を用いた種々の組み合わせによっても、同様の効果が得られた。

【0163】〔実施例5〕実施例1の工程-eを、以下に示す工程-eに代えた以外は、実施例1と同様電子放出素子を作製し、電子放出特性の評価を行なった。

【0164】工程-e

素子を設置した真空容器55内を排気しながら不図示のヒーターによって素子と真空容器55を200℃に加熱し、さらに真空容器55内にニードルバルブを介して $6.5 \times 10^3$  PaのHeを導入し、等電位にした素子電極2、3とアノード電極との間に13.56 MHz、

500 Wの高周波電圧を印加してプラズマを発生させ、そのまま30分間電圧印加を継続した。30分経過後、高周波電圧の印加を停止し、ついで導入したHeガスを排気した。さらに、ヒーターによる加熱を停止した。

【0165】本実施例の方法により作製した素子は、実施例1～4の素子と比べても、最も長時間にわたり十分な電子放出特性を保持した。

【0166】また、本実施例の素子の駆動中に気密容器内に放出されるガスの分圧は、上記いずれの実施例と比べても最も低いものであった。さらに、本実施例の素子を走査型電子顕微鏡により観察したところ、比較例1の素子に比べて素子上に見られる突起等が著しく少ないことが認められた。

【0167】また、実施例5の導電性膜4の材料としてPdOの他、Pd、Ni、Pt、Au等のスパッタ膜を用いた種々の組み合わせによっても、同様の効果が得られた。

【0168】〔実施例6〕本実施例は、多数の電子放出素子を単純マトリクス配置した電子源を用いて、画像形成装置を作製した例である。

【0169】複数の導電性膜がマトリクス配線された基板の一部の平面図を図13に示す。また、図中のA-A'断面図を図14に示す。但し、図13、図14で同じ符号で示したものは、同じ部材を示す。ここで71は基板、2と3は素子電極、4は導電性膜である。72は図7のDxmに対応するX方向配線（下配線とも呼ぶ）、73は図7のDynに対応するY方向配線（上配線とも呼ぶ）、151は層間絶縁層、152は素子電極2と下配線72との電氣的接続のためのコンタクトホールである。

【0170】先ず、本実施例の電子源基板の製造方法を、図15及び図16を用いて工程順に従って具体的に説明する。尚、以下に説明する工程-a～hは、それぞれ図15の(a)～(d)及び図16の(e)～(h)に対応する。

【0171】工程-a

清浄化した青板ガラス上に厚さ0.5  $\mu$ mのシリコン酸化膜をスパッタ法で形成した基板71上に、真空蒸着法により、厚さ50 ÅのCr、厚さ6000 ÅのAuを順次積層した後、ホトレジスト（AZ1500／ヘキスト社製）をスピンナーにより回転塗布、ベークした後、ホトマスク像を露光、現像して、下配線72のレジストパターンを形成し、Au／Cr堆積膜をウェットエッチングして、所望の形状の下配線72を形成した。

【0172】工程-b

次に、厚さ1.0  $\mu$ mのシリコン酸化膜からなる層間絶縁層151をRFスパッタ法により堆積した。

【0173】工程-c

工程bで堆積したシリコン酸化膜にコンタクトホール152を形成するためのホトレジストパターンを作り、こ



れをマスクとして層間絶縁層151をエッチングしてコンタクトホール152を形成した。エッチングは $CF_4$ と $H_2$ ガスをを用いたRIE(Reactive Ion Etching)法によった。

#### 【0174】工程-d

その後、素子電極2,3と素子電極間ギャップLとなるべきパターンをホトレジスト(RD-2000N-41/日立化成社製)形成し、真空蒸着法により、厚さ50ÅのTi、厚さ1000ÅのNiを順次堆積した。ホトレジストパターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素子電極間隔Lが3μm、幅Wが300μmの素子電極2,3を形成した。

#### 【0175】工程-e

素子電極2,3の上に上配線73のホトレジストパターンを形成した後、厚さ50ÅのTi、厚さ5000ÅのAuを順次真空蒸着により堆積し、リフトオフにより不要な部分を除去して、所望の形状の上配線73を形成した。

#### 【0176】工程-f

次に、膜厚1000ÅのCr膜161を真空蒸着により堆積、導電性膜6の形状の開口部を有するようにパターニングし、その上にPdアミン錯体溶液(ccp4230/奥野製薬(株)製)をスピナーにより回転塗布、300℃で10分間の加熱焼成処理を施してPdO微粒子からなる導電性膜4を形成した。この膜の膜厚は100Å、シート抵抗値は $5 \times 10^4 \Omega/\square$ であった。

#### 【0177】工程-g

Cr膜161を酸エッチャントを用いてウエットエッチングしてPdO微粒子よりなる導電性膜4の不要部分とともに除去し、所望の形状の導電性膜4を形成した。

#### 【0178】工程-h

コンタクトホール152部分に開口を有するレジストパターンを形成し、真空蒸着により厚さ50ÅのTi、厚さ5000ÅのAuを順次堆積した。リフトオフにより不要な部分を除去することにより、コンタクトホール152を埋め込んだ。

【0179】以上の工程により、絶縁性基板71上に下配線72、層間絶縁層151、上配線73、素子電極2,3、導電性膜4を形成した。

【0180】次に、以上のようにして作製した複数の導電性膜4がマトリクス配線された基板71(図13)を用いて画像形成装置を作製した。作製手順を図8と図9を用いて説明する。

【0181】まず、上記複数の導電性膜4がマトリクス配線された基板71(図13)をリアプレート81上に固定した後、基板1の5mm上方に、フェースプレート86(ガラス基板83の内面に蛍光膜84とメタルバック85が形成されて構成される)を支持棒82を介して配置し、フェースプレート86、支持棒82、リアプレート81の接合部にフリットガラスを塗布し、大気中で

430℃で10分以上焼成することで封着した(図8)。なお、リアプレート81への基板71の固定もフリットガラスで行った。

【0182】蛍光膜84は、カラーを実現するために、ストライプ形状(図9(a)参照)の蛍光体とし、先にブラックストライプを形成し、その間隙部にスラリー法により各色蛍光体92を塗布して蛍光膜84を作製した。ブラックストライプの材料としては、通常よく用いられている黒鉛を主成分とする材料を用いた。

【0183】また、蛍光膜84の内面側にはメタルバック85を設けた。メタルバック85は、蛍光膜84の作製後、蛍光膜84の内面側表面の平滑化処理(通常、フィリングと呼ばれる)を行い、その後、A1を真空蒸着することで作製した。

【0184】フェースプレート86には、更に蛍光膜84の導電性を高めるため、蛍光膜84の外側面に透明電極を設ける場合もあるが、本実施例ではメタルバック85のみで十分な導電性が得られたので省略した。

【0185】前述の封着を行う際、カラーの場合は各色蛍光体92と電子放出素子とを対応させなくてはならないため、十分な位置合わせを行った。

【0186】以上のようにして完成したパネル(外囲器88)内の雰囲気気を排気管(不図示)を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子D<sub>ox1</sub>乃至D<sub>oxn</sub>とD<sub>oy1</sub>乃至D<sub>oyN</sub>を通じ電子放出素子74の素子電極2,3間にパルス電圧を印加し、フォーミング処理を行った。本実施例では、パルス幅1msec、パルス間隔10msecとし、約 $1.3 \times 10^{-3}$ Paの真空雰囲気下でフォーミング処理を行った。

【0187】次に、パネルの排気管(不図示)よりn-ヘキサンをスローリークバルブを通してパネル内に導入し、 $1.3 \times 10^{-3}$ Paを維持した。次に、フォーミングと同一の矩形波(波高値14V)のパルス電圧を印加し、素子電流 $I_f$ 及び放出電流 $I_e$ を測定しながら、素子活性化処理をした。

【0188】以上のようにフォーミング、活性化処理を行い、電子放出部5を形成し電子放出素子74を作製した。

【0189】次に、パネル内に排気管を介してHeガスを導入し、分圧が約 $6.5 \times 10^3$ Paとなるように調節した。続いて、X方向配線72及びY方向配線73をショートさせて等電位とし、これらの配線とフェースプレート86との間に13.56MHz、500Wの高周波電圧を印加してプラズマを発生させ、そのまま60分間電圧印加を継続した。その後、高周波電圧の印加を停止し、ついで導入したHeガスを排気した。さらに排気を継続し、 $1.3 \times 10^{-4}$ Pa程度の真空度まで排気した後、不図示の排気管をガスバーナーで熱することで溶着し外囲器88の封止を行った。

【0190】最後に、封止後の真空度を維持するため

に、高周波加熱法でゲッター処理を行った。

【0191】以上のようにして作製したパネルの容器外端子 $D_{ox1}$ 乃至 $D_{oxn}$ と $D_{oy1}$ 乃至 $D_{oy n}$ 、及び高压端子87を夫々必要な駆動系に接続し、画像形成装置を完成した。各電子放出素子に、容器外端子 $D_{ox1}$ 乃至 $D_{oxn}$ と $D_{oy1}$ 乃至 $D_{oy n}$ を通じて、走査信号及び変調信号を不図示の信号発生手段より夫々印加することにより電子放出させ、高压端子87を通じてメタルバック85に数kV以上の高压を印加して、電子ビームを加速し、蛍光膜84に衝突させ、励起・発光させることで画像を表示した。

【0192】本実施例における画像表示装置は、プラズマ洗浄を施さずに200℃60分間のベーキングを行って作製した比較用の画像表示装置に比べて、良好な画像を長時間にわたって安定に表示することができた。

【0193】〔実施例7〕実施例6のフォーミング処理まで実施例と同様の工程を行い、つづいてHeを導入し、分圧が約 $6.5 \times 10^3$  Paとなるように調節し、実施例6のプラズマ洗浄工程と同様の条件で30分間プラズマを発生させた。この後、Heを排気し実施例6と同様にn-ヘキサンを導入、活性化処理を行い、その後さらに上記と同様の条件で60分間のプラズマ洗浄、排気管封止、ゲッター処理を行い画像形成装置を作製した。

【0194】この後、実施例6と同じ条件で画像を表示させ、安定性を確認したところ、本実施例の方が実施例6よりもさらに優れていることがわかった。

【0195】これは、活性化処理の前にもプラズマ洗浄を行うことにより、画像表示装置の外囲器内壁に吸着された $H_2O$ 等の分子が除去され、活性化処理が $H_2O$ 等の少ない雰囲気中で行われるため、活性化処理の結果が電子放出特性の安定性にとってより好ましい状態となるためであると考えられる。

【0196】〔実施例8〕実施例7と同様にフォーミング処理を行った後、デシケータ中で保存した作製途中の画像形成装置を、真空処理装置に接続して一旦排気し、つづいてHeを分圧が約 $6.5 \times 10^3$  Paとなるように導入し、プラズマを発生させた。プラズマの継続時間を60分とし、この後Heを排気した。パネル（外囲器88）内の圧力は $1.3 \times 10^{-4}$  Paであった。この後、ベンゾニトリルを分圧が $1.3 \times 10^{-4}$  Paとなるようにパネル内に導入し、活性化処理を行った。

【0197】活性化処理終了後、パネル全体を約200℃に加熱し、10時間排気を続け、排気管の封止、ゲッター処理を行って、画像形成装置を作製した。

【0198】〔比較例2〕活性化処理前のプラズマ処理を行わなかったことを除き、実施例8と同様の方法で画像形成装置を作製した。

【0199】具体的には、実施例7と同様にフォーミング処理を行った後、デシケータ中で保存した作製途中の

画像形成装置を、真空処理装置に接続し、60分間排気したところ、圧力は $1.3 \times 10^2$  Pa程度になった。この後、実施例8と同様にベンゾニトリルを導入して活性化処理を行ったが、素子電流 $I_f$ の値がほぼ同じレベルに達するのに約4倍の時間がかかった。

【0200】つづいて、パネル全体を約200℃に加熱し、10時間排気を続け、排気管の封止、ゲッター処理を行って、画像形成装置を作製した。

【0201】実施例8及び比較例2の画像形成装置を、全面発光させて目視により明るさの比較を行ったところ、実施例8の装置の方が明るいことが歴然としていた。

【0202】これは、比較的低い分圧で活性化処理を行うベンゾニトリルを用いたとき、雰囲気中に残留する水等の影響が顕著に現れ、活性化処理により形成される炭素及び／または炭素化合物が質的に弱く、プラズマ洗浄を行わなかった比較例2では、加熱による安定化処理により一部が消失して、活性化で一旦得られた $I_f$ 、 $I_e$ が小さくなってしまったものと考えられる。

【0203】これにより、本発明によるプラズマ洗浄を、活性化処理前の排気処理に適用すると、活性化処理の条件によっては、加熱による安定化処理に対する素子の耐性を向上させる効果を期待し得ることが示された。

【0204】〔実施例9〕本実施例では、実施例6～8で作製した画像形成装置（図8）、たとえばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した表示装置の一例を示す。図8に示した画像形成装置を図10に示した駆動回路を用いて、NTSC方式のテレビ信号に応じて表示を行なった。

【0205】本表示装置においては、とりわけ表面伝導型電子放出素子を電子ビーム源とするディスプレイパネルの薄形化が容易なため、表示装置の奥行きを小さくすることができる。それに加えて、表面伝導型電子放出素子を電子ビーム源とするディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感にあふれ迫力に富んだ画像を視認性良く表示する事が可能である。

【0206】本実施例における表示装置は、NTSC方式のテレビ信号に応じたテレビ画像を良好に、かつ長時間安定して表示することができた。

【0207】

【発明の効果】以上説明した様に、本発明によれば、電子放出素子の電子放出特性が長時間にわたり安定となった。また、上記電子放出素子を用いた電子源、画像形成装置にも同様の効果がある。

【0208】また、画像形成装置においては、電子放出特性の安定性と寿命の向上がなされ、例えば蛍光体を画像形成部材とする画像形成装置においては、高品位な画像形成装置を形成でき、例えばカラーフラットテレビが

実現される。

【図面の簡単な説明】

【図1】本発明を適用し得る平面型の電子放出素子の一例を示す模式図である。

【図2】本発明を適用し得る垂直型の電子放出素子の一例を示す模式図である。

【図3】本発明の電子放出素子の製造方法の一例を説明するための模式図である。

【図4】本発明の電子放出素子の製造方法に用いることのできる真空処理装置（測定評価装置）の一例を示す概略構成図である。

【図5】通電フォーミングの電圧波形の例を示す図である。

【図6】本発明による電子放出素子の電子放出特性を示す図である。

【図7】本発明を適用し得る単純マトリクス配置の電子源の一例を示す模式図である。

【図8】本発明を適用し得る画像形成装置の表示パネルの一例を示す模式図である。

【図9】表示パネルにおける蛍光膜の一例を示す模式図である。

【図10】本発明を適用し得る画像形成装置にNTSC方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図である。

【図11】本発明を適用し得る梯子型配置の電子源の一例を示す模式図である。

【図12】本発明を適用し得る画像形成装置の表示パネルの一例を示す模式図である。

【図13】実施例6のマトリクス配線した電子源の一部を示す模式図である。

【図14】図13のA-A'断面模式図である。

【図15】図13の電子源の製造工程図である。

【図16】図13の電子源の製造工程図である。

【図17】表面伝導型電子放出素子の駆動時間による放出電流 $I_e$ の変化を示す典型的な図である。

【符号の説明】

- 1 基板
- 2, 3 素子電極
- 4 導電性膜
- 5 電子放出部
- 50 素子電流 $I_f$ を測定するための電流計
- 51 電子放出素子に素子電圧 $V_f$ を印加するための電源

52 電子放出部5より放出される放出電流 $I_e$ を測定するための電流計

53 アノード電極54に電圧を印加するための高圧電源

54 電子放出部5より放出される電子を捕捉するためのアノード電極

55 真空容器

56 排気装置

57 プラズマ用ガスボンベ

58 ニードルバルブ

59 直流または高周波電源

71 電子源基板

72 X方向配線

73 Y方向配線

74 電子放出素子

75 結線

81 リアプレート

82 支持枠

83 ガラス基板

84 蛍光膜

85 メタルバック

86 フェースプレート

87 高圧端子

88 外囲器

91 黒色導電材

92 蛍光体

101 表示パネル

102 走査回路

103 制御回路

104 シフトレジスタ

105 ラインメモリ

106 同期信号分離回路

107 変調信号発生器

$V_x$ ,  $V_a$  直流電圧源

110 電子源基板

111 電子放出素子

112 電子放出素子を配線するための共通配線

120 グリッド電極


121 電子が通過するための開口

151 層間絶縁層


152 コンタクトホール

161 Cr膜


【図1】




【図2】






(b)




【図17】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図13】



【図12】




【図14】



A-A' 断面図

【図15】





【図16】

